mirror of
https://github.com/openhwgroup/cvw
synced 2025-02-11 06:05:49 +00:00
Testbench accepts standard test vector files
This commit is contained in:
parent
11bb3f0a3e
commit
81f396f885
@ -55,21 +55,11 @@ module testbench;
|
|||||||
parameter MEM_SIZE = 40000;
|
parameter MEM_SIZE = 40000;
|
||||||
parameter MEM_WIDTH = 64+64+64+64;
|
parameter MEM_WIDTH = 64+64+64+64;
|
||||||
|
|
||||||
// INT TEST SIZES
|
// Test sizes
|
||||||
// `define memrem 63:0
|
`define memrem 63:0
|
||||||
// `define memr 127:64
|
`define memr 127:64
|
||||||
// `define memb 191:128
|
|
||||||
// `define mema 255:192
|
|
||||||
|
|
||||||
// FLOAT TEST SIZES
|
|
||||||
// `define memr 63:0
|
|
||||||
// `define memb 127:64
|
|
||||||
// `define mema 191:128
|
|
||||||
|
|
||||||
// SQRT TEST SIZES
|
|
||||||
`define memr 63:0
|
|
||||||
`define mema 127:64
|
|
||||||
`define memb 191:128
|
`define memb 191:128
|
||||||
|
`define mema 255:192
|
||||||
|
|
||||||
// Test logicisters
|
// Test logicisters
|
||||||
logic [MEM_WIDTH-1:0] Tests [0:MEM_SIZE]; // Space for input file
|
logic [MEM_WIDTH-1:0] Tests [0:MEM_SIZE]; // Space for input file
|
||||||
|
Loading…
Reference in New Issue
Block a user